## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-132739

(43)公開日 平成6年(1994)5月13日


(51) Int.Cl. <sup>5</sup> H 0 3 F 3/34 G 1 1 C 11/40	•	庁内整理番号 8124-5 J	FΙ	技術表示箇所
H03F 3/34		8124-5 J 6741-5L	G11C	11/34 3 5 4 F
			:	審査請求 未請求 請求項の数1(全 11 頁)
(21)出願番号	特顯平4-278575		(71)出願人	000006013 三 <b>菱電機株式会</b> 社
(22)出願日	平成4年(1992)10月	116日	(72)発明者	東京都千代田区丸の内二丁目2番3号 梶本 毅 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社北伊丹製作所内
·			(72)発明者	宮元
			(74)代理人	弁理士 深見 久郎 (外3名)

## (54) 【発明の名称】 基準電流発生回路

# (57) 【要約】

【目的】 電源変動などの影響を受けることなく確実に 一定の基準電流を供給することのできる基準電流発生回 路を提供することを目的とする。

【構成】 基準電流発生回路は、常時オン状態とされ高抵抗の素子(14)から微小電流を発生する。この微小電流は、十分大きなゲート幅とゲート長の比を有する第1のMOSトランジスタ(11)に供給される。第1のMOSトランジスタのゲートーソース電圧がそのしきい値電圧VTHとなり、第1のMOSトランジスタのゲートと接地線との間に接続された抵抗(12)に印加される電圧を一定値VTHに設定する。これにより抵抗(12)には常時一定の基準電流(I0)が流れる。常時オン状態となる高抵抗の素子からの微小電流は電源電圧の変動にかかわらず供給されるため、安定に一定の基準電流が発生される。



1

### 【特許請求の範囲】

【請求項1】 第1の電源に結合される一方端と、他方 端とを有し、比較的小さな電流量を供給するための第1 の抵抗性素子と、

前記第1の抵抗性素子の前記他方端に接続される一方導 通端子と、第2の電源に結合される他方導通端子と、制 御端子とを有し、比較的大きな電流量を供給することの できる第1の絶縁ゲート型電界効果トランジスタと、

前記第1の絶縁ゲート型電界効果トランジスタの前記制 御端子に接続される一方端と、前記第2の電源に接続さ 10 れる他方端とを有する第2の抵抗性素子と、

前記第1の絶縁ゲート型電界効果トランジスタの前記一 方導通端子に接続される制御電極と、前記第2の抵抗性 素子の前記一方端に接続される一方導通端子と、出力ノ ードに接続される他方導通端子とを有する第2の絶縁ゲ ート型電界効果トランジスタとを含む、基準電流発生回 路。

#### 【発明の詳細な説明】

[0001]

体回路において基準電流を発生するための回路構成に関 し、特に、基準電圧を発生するために利用される基準電 流を発生するための回路構成に関する。より特定的に は、DRAM(ダイナミック・ランダム・アクセス・メ モリ) などの半導体配憶装置における電源電圧を降圧す る内部降圧回路に利用される基準電流発生回路に関す る。

#### [0002]

【従来の技術】半導体回路および半導体記憶装置におい 路が利用される。このような基準電流発生回路は、基準 電流に基づいて一定の基準電圧を発生するために用いら れたり、差動増幅回路において入力信号の差動増幅のた めの電流供給源として利用されたり、また、高抵抗のト ランジスタ負荷(いわゆる能動負荷)として利用され る。

【0003】このような基準電流発生回路を利用する回 路部分の一つとしてDRAMの内部降圧回路がある。内 部降圧回路は、外部から印加される電源電圧を降圧して 内部電源電圧を生成する。このような内部降圧回路は以 40 下のような理由により用いられる。

【0004】DRAMの記憶容量はますます増大してき ている。このようなDRAMの大記憶容量化は、索子の 微細化技術による高密度および高集積化により実現され る。このような微細化技術により、構成要素であるMO S(絶縁ゲート型電界効果)トランジスタのサイズは小 さくなる。また、信号配線間および案子間を分離するた めの層間絶縁膜の膜厚も薄くなる。

【0005】一方において、システム電源電圧を決定す るマイクロプロセサなどの論理LSI(大規模集積回 50 増幅器122の出力に応答して、外部電源線112から

路)の微細化はDRAMほどではなく、比較的高い電圧 が質源電圧として利用される。

【0006】したがって、外部電源電圧をそのままDR AMなどの半導体記憶装置の構成要素へ印加した場合、 MOSトランジスタの絶縁耐圧および層間絶縁膜の絶縁 耐圧等の信頼性を確保するのが困難となる。このため、 内部降圧回路を用いて外部電源電圧を降圧して内部電源 電圧を生成する。これにより、微細化されたDRAMな どの半導体記憶装置の構成要素の信頼性を確保する。

【0007】図10は、従来のDRAMの全体の構成を 示す図である。図10において、DRAM100は、電 源電圧ノード109を介して外部電源線112上へ与え られる外部電源電圧Vccを降圧して内部電源電圧Vd dを内部電源線114上へ伝達する内部降圧回路102 と、内部電源線114上の内部電源電圧Vddを動作電 源電圧として動作する内部回路104と、外部電源線1 12上に与えられた外部電源電圧Vccを動作電源電圧 として動作する外部電源使用回路106とを含む。

【0008】 内部降圧回路102、内部回路104およ 【産業上の利用分野】この発明は半導体装置および半導 20 び外部電源使用回路106へはまた、他方電源電圧(以 下、単に接地電圧と称す)Vssが他方電源電圧ノード (以下、接地ノードと称す) 110および他方電源線 (以下、単に接地線と称す) 116を介して与えられ る。内部同路104は、少なくともメモリセルのアレイ を含む。メモリセルは最も微細化されており、この部分 へ高い電圧を印加することは信頼性の観点からできない ためである。

【0009】外部電源使用回路106は、装置外部とデ ータの入出力を行なうデータ入出力回路を含む。高速で ては、様々な部分において一定の基準電流を発生する回 30 データの入出力を行なうためおよび外部装置とのインタ ーフェースをとるためである。アドレスデコーダ、制御 回路などの周辺回路は外部電源使用回路106に含まれ てもよく、また内部回路104に含まれてもよい。外部 電源電圧Vccが印加されるMOSトランジスタはサイ ズを比較的大きくする必要があり、一方、比較的高い電 圧で駆動されるMOSトランジスタは高速動作が可能で ある。両者を考慮して周辺回路を内部電源電圧でVdd で駆動するか外部電源電圧Vccで駆動するかが決定さ

> 【0010】内部降圧回路102は、内部回路104の 動作の安定性を保証するために、安定に内部電源電圧V d d を発生することが要求される。このような内部降圧 回路の構成としては、種々の構成が提案されている。

> 【0011】図11は従来の内部降圧回路の構成の一例 を示す図である。図11において、内部降圧回路102 は、所定の基準電圧VREFを発生する基準電圧発生回 路124と、基準電圧発生回路124からの基準電圧V REFを負入力に受け、内部電源線114上の内部電源 電圧Vddを正入力に受ける差動増幅器122と、差動

内部電源線114上へ電流を供給するpチャネルMOS トランジスタ120を含む。

【0012】基準電圧発生回路124は、外部電源線1 12に結合されて一定の基準電流を発生する基準電流発 生回路130と、基準電流発生回路130からの基準電 流を動作電流として所定の基準電圧VREFを発生する 定電圧ダイオード132を含む。定電圧ダイオード13 2は、基準電流発生回路130からの基準電流をツェナ 電流として動作し、そのツェナ電圧に従って基準電圧V REFを発生する。次に図11に示す内部降圧回路10 10 2の動作について説明する。

【0013】差動増幅器122は基準電圧VREFと内 部電源電圧Vddとを差動的に増幅する。内部電源電圧 Vddが基準電圧VREFよりも高い場合、差動増幅器 122の出力は所定のレベルよりも高くなる。これによ り、pチャネルMOSトランジスタ120のコンダクタ ンスが小さくなり(またはゲート-ソース間電位差が小 さくなり)、pチャネルMOSトランジスタ120を介 して外部電源線112から内部電源線114へ伝達され dの上昇が防止される。

【0014】基準電圧VREFよりも内部電源電圧Vd dが低くなると、差動増幅器122の出力は所定のレベ ルよりも小さくなり、pチャネルMOSトランジスタ1 20のコンダクタンスが大きくなる。これにより、外部 電源線112から内部電源線114へ供給される電流量 が増大し、内部電源電圧Vddが上昇する。

【0015】すなわちこの内部降圧回路102は、基準 **電圧VREFとほぼ同じレベルの内部電源電圧Vddを** の安定な動作のために、十分安定に保つことが要求され る。このため、基準電流発生回路130は、安定に一定 の基準電流を発生することが要求される。

【0016】図12は、従来の基準電流発生回路の構成 を示す図である。この図12に示す基準電流発生回路 は、たとえばPRグレイ他著、永田穂他訳の「超LSI のためのアナログ集積回路設計技術(下)」(培風館発 行)、第305頁ないし第307頁に記載されている。

【0017】図12において、基準電流発生回路130 は、外部電源線112に結合されるソースとノードAに 40 場合、次式、 接続されるゲートとノードBに接続されるドレインとを 有するpチャネルMOSトランジスタ154と、外部電 源線112に接続されるソースとノードAに接続される ドレインとノードAに接続されるゲートとを備えるpチ ャネルMOSトランジスタ155と、ノードBに接続さ れるドレインとノードCに接続されるゲートと接地線1 16に接続されるソースとを備えるnチャネルMOSト ランジスタ151と、ノードCと接地線116との間に 接続される抵抗152と、ノードAに接続されるドレイ ンとノードBに接続されるゲートとノードCに接続され 50 Vthnはしきい値電圧、Kは、gm/Vdsで与えら

るソースとを備えるnチャネルMOSトランジスタ15 3と、外部電源線112に接続されるソースとノードA に接続されるゲートと山力ノード157に接続されるド レインとを有する p チャネルMOSトランジスタ156

【0018】 pチャネルMOSトランジスタ154およ び155はカレントミラー回路を構成し、またトランジ スタ155とトランジスタ156とはカレントミラー回 路を構成する。トランジスタ154および155はほぼ 同一のサイズに作製され、カレントミラー効果により同

【0019】トランジスタ151のゲート幅Wとゲート 長しとの比、W/しは大きい値に設定され、また抵抗1 52の抵抗値R0も大きな値に設定される。次に動作に ついて説明する。

一の電流量 I 0 を供給する。

【0020】トランジスタ154および155はカレン トミラー回路を構成しており、ノードAおよびノードB には同じ電流IOが流れる。ノードBを流れる電流IO はトランジスタ151を介して流れ、ノードAを流れる る電流量が少なくなる。これにより、内部電源電圧Vd 20 電流はトランジスタ153を介して抵抗152へ流れ る。トランジスタ153は、抵抗152を流れる電流Ⅰ 0を一定に保つ機能を備える。すなわち、ノードCすな わち抵抗152を流れる電流 [0が大きくなると、ノー ドCの電位が上昇し、トランジスタ151のコンダクタ ンスが大きくなり、ノードBの電位が低下する。これに よりトランジスタ153のコンダクタンスが小さくな り、ノードCを流れる電流が小さくされる。逆に、ノー ドCを流れる電流が小さくなると、ノードCの電圧が低 下し、トランジスタ121のコンダクタンスが小さくな **タ153のコンダクタンスが大きくなり、ノードCへ大** きな電流を供給する。

> 【0021】したがって、トランジスタ151を流れる 電流と抵抗152を流れる電流とは等しくなる。

> 【0022】抵抗152の抵抗値R0は大きく設定され ている。これにより、電流10の値は小さくなる。すな わち、トランジスタ151を流れる電流も小さな値の微 小電流に設定される。トランジスタ151のゲート幅と ゲート長の比W/Lの値は大きく設定されている。この

> $gm = \mu n \cdot (W/L) Cox \cdot Vds$ の関係式で与えられるトランスコンダクタンスの値が比 較的大きくなる。ここで $\mu$ nは電子の移動度、Coxは ゲート容量、Vdsはドレイン-ソース間電圧を示す。

> 【0023】この場合、トランジスタ151は飽和領域 で動作し(Vd≧Vgs-Vthn)、トランジスタ1 51を流れる電流は、

 $I = (K/2) (Vgs - Vthn)^{2}$ 

で与えられる。ここでVgsはゲート-ソース間電圧、

5

れる定数である。

【0024】したがって、電流 I 0が十分小さな値に設 定されているため、トランジスタ151のゲートーソー ス間電圧Vdsは、上述の電流を示す式からほぼしきい 値VTH(=Vthn)で与えられ、抵抗152に与え られる電圧がMOSトランジスタ151のしきい値電圧 Vthnに等しくなる。したがって、抵抗152を流れ る電流IOは、Vthn=IO・RO~Vthnより I 0 = V t h n / R 0

となる。抵抗値R0およびしきい値電圧Vthnはそれ 10 ぞれ定数であるため、一定の基準電流Ioが発生され る。

【0025】一方、トランジスタ155および156は カレントミラー回路を構成している。トランジスタ15 6のゲート幅とゲート長の比に従って所定の基準電流 [ 1がトランジスタ156から与えられる。すなわち、

 $11 = 10 \cdot (W1/L1) / (W0/L0)$ 

の関係式で表わされる一定の基準電流が与えられる。こ こで、W1/L1はトランジスタ156のゲート幅とゲ ート長の比を示し、W0/L0はトランジスタ155の 20 ゲート幅とゲート長の比を示す。

【0026】したがって、一定の基準電流11を供給す ることにより、この一定の基準電流 I 1に従って図11 に示す定電圧ダイオード132へ一定のツェナ電流を動 作電流として供給することができ、所定の基準電圧VR EFが得られる。

#### [0027]

【発明が解決しようとする課題】 図12に示す基準電流 発生回路130の構成において、電源電圧Vccの変動 などの原因によりノードAの電位が上昇し、トランジス 30 す直線は、温度依存性を誇張して示している。 タ154がオフ状態となる現象が観測された。これは、 抵抗152の抵抗値が十分大きく設定されており、抵抗 接続されたトランジスタ155における抵抗成分をほぼ 無視することができるとして、このトランジスタ155 における電圧降下を無視すると、トランジスタ154の ゲート-ソース間電圧がトランジスタ154のしきい値 電圧よりも大きくなるためである(トランジスタ154 のしきい値電圧は負の電圧である)。またトランジスタ 155がダイオード接続されており、その順方向降下電 圧を無視できない場合においても、電源電圧Vccがパ 40 ルス状に変動した場合、ノードAの電位は上昇し、この ノードAの電位は大きな抵抗値R0を有する抵抗152 を介して放電されるため、ノードAの電位VAは、

#### Vcc-VA>|Vthp|

となる関係を満たすことになり、トランジスタ154が オフ状態となる。このトランジスタ154がオフ状態と なる現象は、ノードBの電位の下降(トランジスタ15 1による放電)、トランジスタ153のオフ状態、ノー ドCの電位の下降(抵抗152による放電)、トランジ

る。この結果、ノードAの電位は"H"(ダイオード接 続されたトランジスタ155による充電)ならびにノー ドBおよびCの電位が"L"となる。最終的に、トラン ジスタ151~156すべてがオフ状態となる状態に落 着き、基準電流発生回路として動作しなくなるという問 題がある。

【0028】また、半導体記憶装置などの半導体装置は 動作温度に対しある範囲(たとえば0~70℃)が認め られている。この場合、各素子の動作特性は温度に従っ て変化する。

【0029】図13は、たとえばポリシリコンで形成さ れる抵抗(152)の温度依存性とMOSトランジスタ のしきい値電圧の温度依存性を示す図である。図13に おいて、横軸は温度Tを示し、縦軸に抵抗値Rおよびし きい値電圧VTHを示す。直線Roは、たとえばポリシ リコンである抵抗の抵抗値の変化を示し、直線Vth は、nチャネルMOSトランジスタのしきい値電圧Vt hnの変化を示す。図13に示すように、抵抗(15 2) の抵抗値Roは、正の温度係数を有しており、温度 上昇とともにその抵抗値が増大する。一方、MOSトラ ンジスタのしきい値電圧Vthnは負の温度係数を有 し、温度上昇とともに低下する。

【0030】この場合、図12に示す基準電流発生回路 において、抵抗152を流れる電流IOはVthn/R 0で与えられる。したがって、温度上昇とともに基準電 流発生回路が発生する電流 I 0 および I 1 は、図 1 4 に 示すように温度上昇とともに低下する。ここで、図14 は横軸に温度Tを示し、縦軸に基準電流発生回路が供給 する電流量 I を示す。ここで、図13および図14に示

【0031】したがって、基準電流発生回路が発生する 基準電流 10 および 11 が温度上昇とともに低下するた め、図11に示す基準電圧発生回路において正確な基準 電圧を発生することができなくなり、内部降圧回路から 発生される内部電源電圧Vddの値も温度とともに変動 することになり、内部回路が安定に動作しなくなるとい う問題が生じる。

【0032】図15は、定電圧ダイオードの温度依存性 を示す。図15において、横軸はツェナ電圧を示し、縦 軸にツェナ電圧の温度係数を示す。各曲線は、各ツェナ 電流(動作電流)におけるツェナ電圧Vzの温度依存性 を示す。定電圧ダイオードは、逆パイアス条件下である 一定量の電流が供給された場合、その端子間電圧が一定 になるという特性を有する。 定電圧ダイオードは、約6 ポルトを境として、温度係数の符号が異なる。すなわ ち、ツェナ電圧Vzが6V以上の場合には、正の温度係 数を有し、ツェナ電圧が6 Vよりも小さい場合には負の 温度係数を備える。これは、低いツェナ電圧においては ツェナ降伏機構が支配的であり、ツェナ電圧の高いもの スタ151のオフ状態となる一連の動作のトリガとな 50 は電子なだれ機構が支配的になることによる。

【0033】半導体記憶装置の内部降圧回路において は、通常3.3 Vの内部電源電圧が発生される。ツェナ 電圧Vzとしては、この値よりも低いものか同程度のも のが必要とされる。この場合定電圧ダイオードの与える ツェナ電圧は負の温度係数を有する。すなわち温度上昇 に伴ってツェナ電圧は減少する。順方向パイアスされた ダイオードを付加することにより温度補償することはで きる。しかし、基準電流発生回路からの基準電流が動作 電流として定電圧ダイオード132へ供給されるが、温 電流の変化に伴ってツェナ電圧 V z の温度係数も異な る。したがって、たとえ温度補償された定電圧ダイオー ドであっても、その動作電流が変化するため十分に温度 補償することができず、図16に示すように、基準電圧 発生回路から発生される基準電圧VREFが温度上昇と ともに変化する(図16については低下する場合を示 す) 状態が生じ、安定に一定レベルの内部電源電圧を発 生することができなくなるという問題が生じる。

【0034】ここで、図16においては横軸に温度Tを 示し、縦軸に内部基準電圧発生回路から発生される基準 20 電圧VREFを示す。

【0035】それゆえ、この発明の目的は電源電圧の変 動が発生した場合においても安定に基準電流を供給する ことのできる基準電流発生回路を提供することである。

【0036】この発明の他の目的は、広い温度範囲にわ たって安定に基準電流を供給することのできる基準電流 発生回路を提供することである。

【0037】この発明のさらに他の目的は、動作環境が 変動しても安定に基準電圧を発生することができる、基 ことである。

[0038]

【課題を解決するための手段】この発明に係る基準電流 発生回路は、抵抗素子両端に印加される電圧を自身のし きい値電圧に保持するためのトランジスタへの電流供給 源として、常時オン状態とされた高抵抗素子を用いる。

【0039】すなわち、この発明に係る基準電流発生回 路は、第1の電源に結合される一方端と他方端とを有 し、比較的小さな電流量を供給するようにされた第1の れる一方導通端子と、第2の電源に結合される他方導通 端子と、制御端子とを有し、比較的大きな電流量を供給 するようにされた第1の絶縁ゲート型電界効果トランジ スタと、この第1の電界効果トランジスタの制御端子に 接続される一方端と、第2の電源に接続される他方端と\*

 $I = (W/L) \cdot \mu n \cdot Cox (Vgs-Vthn)^2/2$ 

からトランジスタ11のゲートーソース間電圧はほぼし きい値電圧VTH(=Vthn)に等しくなる。すなわ ちノードFの電位レベルはトランジスタ11のしきい値 毎圧VTHと等しくなる。したがって、抵抗12には一 50 【0044】トランジスタ13は飽和領域で動作する。

\*を有する第2の抵抗性素子と、第1の電界効果トランジ

スタの一方導通端子に接続される制御電極と、第2の抵 抗性素子の他方端に接続される一方導通端子と、出力ノ ードに接続される他方導通端子とを有する第2の絶縁ゲ

ート型電界効果トランジスタとを含む。

[0040]

【作用】第1の抵抗性素子は電源変動等においても常時 第1の電界効果トランジスタに微小電流を供給し続ける ことができ、これにより第1の電界効果トランジスタの 度上昇に伴って基準電流 I 1 が減少した場合、この動作 10 制御電極と他方導通端子との間の電圧は一定値に保持さ れ、第2の抵抗性素子に印加される電圧が一定値に保持 される。それにより電源変動等においても安定に基準電 流を発生させることができる。

[0041]

【実施例】図1はこの発明の一実施例である基準電流発 生回路の構成を示す図である。図1において、基準電流 発生回路は、そのソースが外部電源線112に接続さ れ、そのドレインがノードEに接続され、そのゲートが 接地線116に接続されるpチャネルMOSトランジス タ14と、そのドレインがノードEに接続され、そのゲ ートがノードFに接続され、そのソースが接地線116 に接続されるNチャネルMOSトランジスタ11と、ノ ードFと接地線116との間に接続される抵抗12と、 そのドレインが出力ノード1に接続され、そのゲートが ノードEに接続され、そのソースがノードFに接続され るnチャネルMOSトランジスタ13を含む。

【0042】pチャネルMOSトランジスタ14は、そ のゲート幅Wとゲート長Lとの比、W/Lが十分小さな 値(たとえば数百分の1)に設定され、nチャネルMO 準電圧発生用に利用される基準電流発生回路を提供する 30 Sトランジスタ11はそのゲート幅とゲート長の比W/ Lが十分大きな値(約数百程度)に設定される。pチャ ネルMOSトランジスタ14は、そのゲートが接地線1 16に接続されており、常時オン状態であり、そのコン ダクタンスは小さく、微小電流(約数 μ A 程度)を供給 する。次に動作について説明する。

【0043】トランジスタ14は、そのゲートが接地電 位Vssの電位レベルであるため、電源電圧Vccより も十分低い値であり、常時オン状態である。これによ り、トランジスタ11へは、トランジスタ14を介して 抵抗性素子と、この第1の抵抗性素子の他方端に接続さ 40 常時微小電流が供給される。トランジスタ11は飽和領 域で動作し、そのゲート幅とゲート長の比W/Lが十分 大きな値に設定されており十分大きなコンダクタンスを 備えている。そのため、飽和動作時におけるドレイン電 流の関係式、

定の電流、

I0=Vth/R0

が流れる。ここでR0は抵抗12の抵抗値である。

トランジスタ14のW/Lが十分小さく、トランジスタ 11のW/Lが十分大きいため、ノードEの電圧は十分 低い(係数W/LはMOSトランジスタのコンダクタン スに関係付けられることに注目)。したがってトランジ スタ13は、

Vd≧Vg-Vthn,

という飽和領域で動作する条件を満足している。したが って、トランジスタ13は出力ノード1の電圧(ドレイ ン電圧) にかかわらず一定の電流 I 0 を供給する。この 機能により一定電流を供給すると考えることもできる。 すなわち、出力ノード1の電流 I 0 が大きくなった場 合、ノードFの電位が上昇する。それによりトランジス タ11のコンダクタンスが大きくなり、ノードEの電位 が低下し、トランジスタ13のコンダクタンスが小さく なり、ノードFへ供給される電流量を低減する。逆に、 電流IOが小さくなると、ノードFの電位が低下し、ト ランジスタ11のコンダクタンスが小さくなり、ノード Eの重位が上昇する。これによりトランジスタ13のコ を増加させる。この動作により、抵抗12を流れる電流 を一定値に保持する。したがって、このトランジスタ1 3の機能により、出力ノード1における電位および電流 変化にかかわらず常時安定に一定の基準電流Ⅰ0を供給 することができる。

【0045】図2は、この発明の他の実施例である基準 電流発生回路の構成を示す図である。図2において、基 準電流発生回路は、外部電源線112にそのソースが接 続され、そのドレインがノードGに接続され、そのゲー トがノードHに接続されるPチャネルMOSトランジス 30 および26はカレントミラー動作により、 タ31と、ノードGにそのドレインが接続され、そのソ ースが接地線116に接続され、そのゲートが外部電源 線112に接続されるnチャネルMOSトランジスタ3 4と、ノードGにそのゲートが接続され、そのソースが ノードIIに接続され、そのドレインが出力ノード3に接 統されるpチャネルMOSトランジスタ33と、ノード Hと外部電源線112との間に接続される抵抗32とを 含む。

【0046】トランジスタ31のゲート幅とゲート長の ランジスタ34のゲート幅とゲート長の比W/Lは十分 小さな値(約数百分の1程度)に設定される。トランジ スタ34はゲートが外部電源線112に接続されてお り、常時オン状態であり、微小電流(約数 μ A 程度)を 常時供給する。

【0047】図2に示す基準電流発生回路は図1に示す 基準電流発生回路のMOSトランジスタの極性を反転す るとともに電源電圧の極性をも反転することにより実現 される。したがって勁作は図1に示す基準電流発生回路 と同じである。すなわちこの場合、抵抗32に一定電流

10

I 0 = VTH (= -V t h p) /R 0. が流れる。ここで、VthpはMOSトランジスタ31 のしきい値電圧であり、負の値である。

【0048】トランジスタ33は、図1に示すトランジ スタ13と同様出力ノード3の電位変動を吸収するため に設けられたフィードバックトランジスタであり、飽和 領域で動作することにより出力ノード3の電位によらず 一定電流 I 0 を出力ノード3 に供給する。ここで、トラ ンジスタ33のゲート (ノードG) の電位は、トランジ トランジスタ13はまた別の観点から、フィードバック 10 スタ34のゲート幅とゲート長の比W/Lが十分小さな 値に設定されており、トランジスタ31のゲート幅とゲ ート長の比W/Lが十分大きな値に設定されているた め、ノードGの電位レベルは十分高い電圧レベルとな り、トランジスタ33は確実に飽和領域で動作する。

【0049】図3はこの発明のさらに他の実施例である 基準電流発牛回路の構成を示す図である。図3に示す基 準電流発生回路は図1に示す基準電流発生回路の出力ノ ード1にさらにカレントミラー回路を構成するpチャネ ルMOSトランジスタ25および26を付加したもので ンダクタンスが大きくなりノードFへ供給される電流量 20 ある。図1に示す基準電流発生回路と対応する構成要素 には同一の参照番号を付し、その詳細説明は省略する。 図3において、pチャネルMOSトランジスタ25は、 そのゲートおよびドレインが出力ノード1に接続され、 そのソースが外部電源線112に接続される。MOSト ランジスタ26は、そのソースが外部電源線112に接 続され、そのゲートがノード1に接続され、そのドレイ ンが出力ノード2に接続される。トランジスタ11~1 4および抵抗12による回路部分の動作は図1に示す基 準電流発生回路のそれと同一である。 トランジスタ25

> $I 1 = I 0 \cdot (W26/L26) / (W25/L25)$ で与えられる電流を出力ノード2に供給する。ここでW 25およびL25はトランジスタ25のゲート幅および ゲート長をそれぞれ示し、W26およびL26はトラン ジスタ26のゲート幅およびゲート長をそれぞれ示す。

【0050】この図3に示す基準電流発生回路において 電源電圧Vccが変動し、ノード1の電位が上昇した場 合においても、トランジスタ13はこの電位上昇にかか わらず一定の電流 I 0 を抵抗 1 2 へ供給するため、ノー 比W/Lは十分大きな値(約数百程度)に設定され、ト 40 ド1の電位上昇は速やかに吸収され、トランジスタ26 がオフ状態に移行することはなく、安定に一定の基準電 流 [ 1を供給することができる。

> 【0051】図4はこの発明のさらに他の実施例である 基準電流発生回路の構成を示す図である。図4に示す基 準電流発生回路は図2に示す基準電流発生回路に出力/ ード3に対しさらにカレントミラー回路を構成するnチ ャネルMOSトランジスタ45および46を付加したも のである。トランジスタ45はこのゲートおよびドレイ ンがノード3に接続され、そのソースが接地線116に 50 接続される。トランジスタ46はそのゲートがノード3

に接続され、ソースが接地線116に接続され、ドレイ ンが出力ノード4に接続される。図4に示す基準電流発 生回路は、図3に示す基準電流発生回路のMOSトラン ジスタの極性を反転させることにより実現される。した がってその動作は図3に示す基準電流発生回路と同様で ある。この場合においても、トランジスタ46のゲート 幅とゲート長の比とトランジスタ45のゲート長および ゲート幅の比により決定される基準電流 11が得られ る。

[0052] 図1ないし図4に示す基準電流発生回路に 10 す。 おいては、高抵抗素子として係数W/Lが十分小さなM OSトランジスタのゲートを電源電圧Vccまたは接地 電位Vssに接続することにより実現している。MOS トランジスタのゲート電位を電源電圧Vccまたは接地 電位Vssに接続せずに、ゲートとドレインを接続し、 抵抗として機能させるように構成してもよい。この場 合、微小電流を供給するために要求される電流制限効果 はより改善される。抵抗接続されたMOSトランジスタ における電圧降下がそのしきい値電圧VTH程度生じ、 また抵抗に一定の電圧を印加するためのトランジスタの 20 ソース-ゲート間電圧がしきい値電圧VTHであるた め、そのドレイン電圧としてしきい値電圧VTH以上が 要求される。したがって、外部電源電圧Vccとしては 3·VTH以上の値が要求される。具体的に説明する と、たとえば図1に示す基準電流発生回路の構成におい て、トランジスタ14を破線で示すようにゲートとドレ インとを接続して抵抗接続構成とした場合、トランジス タ14における電圧降下がしきい値電圧VTH、トラン ジスタ11のゲートーソース間電圧がしきい値電圧VT めに、ノードEとノードFの電位差はトランジスタ13 のしきい値電圧以上必要とされる。すなわちノードEの 電位レベルは2VTH以上要求される。したがって電源 電圧Vccとして3・VTH以上必要とされる。

【0053】さらに、微小電流を供給するための高抵抗 性素子として、MOSトランジスタ(14、34)に代 えて拡散抵抗またはポリシリコン抵抗のような抵抗素子 を利用することもできる。微小電流を供給するような抵 抗値に設定されていればよい。

回路は、外部電源電圧から内部降圧された電源電圧を発 生する内部降圧回路に利用されるように示されている。 しかしながらこの基準電流発生回路は任意の半導体装置 および半導体回路において一定の基準電流が要求される 回路部分に適用することができる。

【0055】図5はこの発明による基準電流発生回路を 用いた基準電圧発生回路の構成を示す図である。この基 準電圧発生回路は内部降圧回路に利用されてもよく、ま た他の回路部分において基準電圧が必要とされる部分に 用いられてもよい。

【0056】図5において、基準電圧発生系は、基準電 流を発生する回路部分200と、この基準電流に従って 所定の基準電圧VREFを発生する回路部分210とを 含む。

【0057】基準電流発生回路部分200は、抵抗素子 51の構成を除いて図4に示す基準電流発生回路と同様 の構成を備える。抵抗素子51はその抵抗値がトリミン グ可能である。他の部分は図1に示す基準電流発生回路 と同様であり、対応する部分には同様の参照番号を付

【0058】基準電圧を発生する回路部分210は、基 準電流発生回路部分200の出力ノード4にカレントミ ラー回路を構成するように接続されたpチャネルMOS トランジスタ53および54と、トランジスタ54から 電流I2を供給されて一定の基準電圧VREFを出力ノ ード5に発生する抵抗素子として機能する、その抵抗値 がトリミング可能なpチャネルMOSトランジスタ57 を含む。MOSトランジスタ57はそのゲート幅とゲー ト長の比W/Lが十分小さくされている。このMOSト ランジスタ57が抵抗として機能することによりトラン ジスタ54から供給される一定の基準電流 12とその抵 抗値との比で与えられる基準電圧REFを発生する。

【0059】各回路部分の動作は既に説明した基準電流 発生回路のものと同様であり、その詳細動作説明は繰り 返さない。次にこのトリミング可能な抵抗素子51およ びトリミング可能な抵抗値を備えるMOSトランジスタ 57の構成について説明する。

【0060】図6は図5に示すトリミング可能な抵抗素 子51の具体的構成例を示す図である。図6において、 Hである。トランジスタ13を飽和領域で動作させるた 30 トリミング可能な抵抗素子51は、電源線112とノー ドHとの間に直列に接続される抵抗素子 r 1~ r 4と、 抵抗 r 2~r 4と並列に接続される溶断可能なリンク素 子f1~f3を含む。リンク素子f1~f3は、たとえ ばレーザなどで溶断が可能なヒューズ素子で形成され る。 r 1~r 4 はたとえばポリシリコンで構成される。 次にこのトリミング可能な抵抗素子51のトリミングに ついて説明する。

【0061】半導体装置(たとえば半導体記憶装置)の 製造後各種試験が行なわれる。この場合所定の基準電圧 【0054】さらに図1ないし図4に示す基準電流発生 40 VREFが発生しているか否かの検査も併せて実行され る。この検査時においてはリンク素子 f 1~f 3 は接続 状態にある。したがって抵抗r2~r4はリンク案子f 1~f3により短絡されており抵抗素了51の抵抗値は 抵抗 r 1 により与えられる。

> 【0062】今試験時において、基準電圧VREFが所 定の基準レベルよりも高い場合にリンク素子の溶断が行 なわれる。これにより、抵抗素子51において電源線1 12と出力ノードHに接続される抵抗の数が増加し、そ の抵抗値が大きくなる。これにより、ノードH (図5参 50 照) を流れる電流 I O の値が小さくなる (I O = V T H

/R0の関係より)。

【0063】基準電流Ⅰ0が小さくなることにより、図 5に示す構成においてトランジスタ54が供給する基準 電流12の値も小さくなり、応じて基準電圧VREFの 電位レベルが低下する。これにより所定の電圧レベルよ りも高い基準電圧VREFが所望の値に修正される。次 に抵抗素子として機能するMOSトランジスタ57のト リミングについて説明する。

【0064】図7は、トリミング可能なMOSトランジ スタ57の構成例を示す図である。図7において、トリ 10 ミング可能なMOSトランジスタ57は、出力ノード5 と接地線116との間に直列に接続されるpチャネルM OSトランジスタM1~M4と、MOSトランジスタM 2~M4とそれぞれ並列に接続される溶断可能なリンク 素子L1~L3を含む。MOSトランジスタM1~M4 のゲートはそれぞれ接地線116に接続される。またM OSトランジスタM1~M4のゲート幅とゲート長の比 W/Lは十分小さな値に設定され、MOSトランジスタ M1~M1は抵抗素子として機能する。MOSトランジ スタM1~M4の基板(またはウェル領域)は出力ノー 20 ド5に共通に接続される。基板を基準電圧VREFでパ イアスすることによりMOSトランジスタM1~M4の 動作の安定化を図る。

【0065】製造完了時においては、リンク素子L1~ L3は接続状態にある。この状態においては、出力ノー ド5と接地線116との間にはMOSトランジスタM1 による抵抗成分が存在するのみである。このMOSトラ ンジスタM1~M4のゲート幅およびゲート長W/Lは 小さい値に設定されている。トランジスタ54からの一 電圧VREFを発生する。

[0066] 試験時において、この基準電圧VREFが 所定の電位レベルよりも低いと判断された場合、リンク 素子L1~L3のうちの適当なものがたとえばレーザブ ロー等により溶断される。これにより出カノード5と接 地線116の間に接続される抵抗成分 (MOSトランジ スタによる) が大きくなり、基準電圧VREFの電位レ ベルが上昇する。これにより所定のレベルよりも低かっ た基準電圧を所定レベルに設定することができる。この 図6および図7に示すリンク案子f1~f3およびL1 40 ~L3の溶断は、半導体記憶装置の場合ワード線および ピット線の救済時に行なわれるレーザブローと同一工程 で実行される。次にこのトリミング可能な抵抗素了51 とトリミング可能なMOSトランジスタ57両者を用い ることの利点について説明する。

【0067】図8は、ポリシリコン抵抗およびMOSト ランジスタによる抵抗の抵抗値の温度依存性とMOSト ランジスタのしきい値電圧の温度依存性を示す図であ る。横軸に温度を示し、縦軸に抵抗値およびしきい値電 圧を示す。直線MOSはMOSトランジスタの抵抗値の 50 14

温度依存性を示し、直線Polyは、ポリシリコンによ る抵抗の抵抗値の温度依存性を示す。直線VthはMO Sトランジスタのしきい値電圧の温度依存性を示す。こ の図8に示すように、ポリシリコン抵抗およびMOSト ランジスタによる抵抗はともに正の温度係数を有してお り、温度上昇とともに抵抗値が大きくなる。MOSトラ ンジスタの抵抗成分の温度係数はポリシリコン抵抗の温 度係数よりも大きい。MOSトランジスタのしきい値電 圧VTHは負の温度係数を有しており、温度上昇ととも にしきい値電圧は低下する。したがって、この図5に示 す構成において、温度が上昇した場合、トリミング抵抗 素子51の抵抗値が上昇し、一方しきい値電圧VTHは 低下する。ノードHを流れる基準電流IOはVTH/R 0で与えられるため、結果として、基準電流 I 0 の値が 小さくなる。このとき、MOSトランジスタ57の抵抗 成分は温度に従って上昇している。このときMOSトラ ンジスタ57の抵抗成分の温度上昇はトリミング可能な 抵抗素子51の抵抗値の温度上昇よりも大きい。したが って基準電流IOが低下してもMOSトランジスタの抵 抗成分の増加により基準電圧VREFは温度にかかわら ずほぼ一定の値に設定することができる。一般に内部回 路を構成する要素であるMOSトランジスタの動作速度 は温度上昇とともに少し遅くなる。この動作速度の低下 を基準電圧VREFを少し上昇させることにより補償す る。すなわち、MOSトランジスタ57の温度上昇によ る基準電圧VREFの上昇への寄与をトリミング抵抗5 1の抵抗値の増加としきい値電圧VTHの低下による基 準電流の低下が基準電圧VREFに及ぼす寄与よりも少 し大きくする。この範囲は、温度上昇に伴って内部電源 定の基準電流I2に従って、その抵抗成分に従った基準 30 電圧を0.1ないし0.2V上昇させる程度に設定され

> 【0068】これにより図9に示すように、温度上昇に 伴って基準電圧VREFを少し(0.1~0.2V程) 度) 上昇させることができ、温度上昇時においても内部 何路の動作特性を損うことなく確実に内部何路を動作さ せることができる。この場合基準電圧発生用にMOSト ランジスタに代えてポリシリコン抵抗を用いればこのよ うな温度補償を行なうことができない。図5に示すよう にたとえばポリシリコンである抵抗とMOSトランジス 夕による抵抗成分両者を組合わせて用いることにより確 実に温度補償を施された基準電圧VREFを発生するこ とができる。

> 【0069】なお上記実施例においては、基準電圧発生 回路は内部降圧された電源電圧を発生するために利用さ れている。しかしながら、この基準電圧は他の回路部分 に利用されてもよく、一定の基準電圧が必要とされる回 路部分に利用されてもよい。外部電源電圧から基準電流 および基準電圧を発生するのではなく、内部動作電源電 圧からこれらが発生されてもよい。

[0070]

15

【発明の効果】以上のようにこの発明によれば、常時微 小電流をMOSトランジスタへ供給することにより抵抗 素子に所定の電圧(MOSトランジスタのしきい値電 圧)を印加するように構成したため、電源変動などの影 響を受けることなく確実に一定の基準電流を供給するこ とができる。また、この抵抗素子と出力ノードとの間に 飽和領域で動作するMOSトランジスタを設けているた め、出力ノードの電位変動にかかわらず安定に一定の基 準電流を供給することができる。

### 【図面の簡単な説明】

【図1】この発明の一実施例である基準電流発生回路の 構成を示す図である。

【図2】この発明の他の実施例である基準電流発生回路 の構成を示す図である。

【図3】この発明のさらに他の実施例である基準電流発 生回路の構成を示す図である。

【図4】この発明のさらに他の実施例である基準電流発 生回路の構成を示す図である。

【図5】この発明による基準電流発生回路を利用した基 準電圧発生回路の構成を示す図である。

【図6】図5に示すトリミング可能な抵抗素子の具体的 構成例を示す図である。

【図7】図5に示すトリミング可能なMOSトランジス 夕の具体的構成例を示す図である。

【図8】MOSトランジスタ、ポリシリコン抵抗の抵抗 値およびMOSトランジスタのしきい値電圧の温度依存 性を示す図である。

【図9】図5に示す基準電圧発生回路から発生される基 準電圧の温度依存性を示す図である。

【図10】一般的な半導体記憶装置の全体の構成を示す 30 57 トリミング可能なMOSトランジスタ 図である。

【図11】図10に示す内部降圧回路の具体的構成例を

示す図である。

【図12】図11に示す定電流源の具体的構成例を示す

16

【図13】ポリシリコン抵抗の抵抗値とMOSトランジ スタのしきい値電圧の温度依存性を示す図である。

【図14】従来の基準電流発生回路における基準電流の 温度依存性を示す図である。

【図15】一般的な定電圧ダイオードの温度依存性を示 す図である。

10 【図16】従来の基準電圧発生回路における基準電圧の 温度依存性を示す凶である。

#### 【符号の説明】

- 1 出カノード
- 2 出カノード
- 3 出力ノード
- 4 出力ノード
- 11 MOSトランジスタ
- 12 抵抗素子
- 13 MOSトランジスタ
- 20 14 MOSトランジスタ
  - 25 MOSトランジスタ
  - 26 MOSトランジスタ
  - 31 MOSトランジスタ
  - 32 抵抗
  - 33 MOSトランジスタ
  - 34 MOSトランジスタ
  - 45 MOSトランジスタ
  - 46 MOSトランジスタ
  - 51 トリミング可能な抵抗案子

  - 200 定電流発生回路部分
  - 210 定電圧発生回路部分

[図1]

【図2】

[図3]

